IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

7-13-01

IN RE APPLICATION OF: Kohei ABE

GAU:

SERIAL NO: New Application

EXAMINER:

FILED:

Herewith

FOR:

QUEUE CONTROL DEVICE FOR AND QUEUE CONTROL METHOD OF CONTROLLING A PLURALITY

OF QUEUES

REQUEST FOR PRIORITY

ASSISTANT COMMISSIONER FOR PATENTS WASHINGTON, D.C. 20231

SIR:

- □ Full benefit of the filing date of U.S. Application Serial Number, filed, is claimed pursuant to the provisions 35 U.S.C. §120.
- □ Full benefit of the filing date of U.S. Provisional Application Serial Number, filed, is claimed pursuant to the provisions of 35 U.S.C. §119(e).
- Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

COUNTRYAPPLICATION NUMBERMONTH/DAY/YEARJapan11-273219September 27, 1999

Certified copies of the corresponding Convention Application(s)

- are submitted herewith
- will be submitted prior to payment of the Final Fee
- were filed in prior application Serial No. filed
- were submitted to the International Bureau in PCT Application Number.

 Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.
- (A) Application Serial No.(s) were filed in prior application Serial No. filed; and
 - (B) Application Serial No.(s)
 - □ are submitted herewith
 - will be submitted prior to payment of the Final Fee

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.

Marvin J. Spivak

Registration No. 24,913

C. Irvin McClelland Registration Number 21,124

22850

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 10/98)



日本国特許庁

PATENT OFFICE JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

1999年 9月27日


出 願 番 号 Application Number:

平成11年特許願第273219号

株式会社東芝

2000年 6月29日

特許庁長官 Commissioner, Patent Office 近藤隆



特平11-273219

【書類名】

特許願

【整理番号】

A009904797

【提出日】

平成11年 9月27日

【あて先】

特許庁長官 殿

【国際特許分類】

H04L 12/00

【発明の名称】

待ち行列制御装置とその制御方法

【請求項の数】

7

【発明者】

【住所又は居所】

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マ

イクロエレクトロニクスセンター内

【氏名】

安部 浩平

【特許出願人】

【識別番号】

000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】

100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】

100068814

【弁理士】

坪井 淳 【氏名又は名称】

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】 011567

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】 待ち行列制御装置とその制御方法

【特許請求の範囲】

【請求項1】 任意の数の構成要素を有し、前記各構成要素が次の構成要素 を指示するポインタ情報を有することにより構成される第1の待ち行列と、仟意 の数の構成要素を有し、前記各構成要素が次の構成要素を指示するポインタ情報 を有することにより構成される第2の待ち行列とを記憶する第1の記憶領域と、

前記第1の待ち行列の先頭の構成要素を指示するポインタ情報が第1のポイン タ情報として記憶され、前記第2の待ち行列の末尾の構成要素を指示するポイン タ情報が第2のポインタ情報として記憶される第2の記憶領域と、

前記第1の待ち行列の末尾の構成要素に前記第2の待ち行列の先頭の構成要素 を指示するポインタ情報を設定し、前記第2の待ち行列の末尾の構成要素に前記 第1の待ち行列の末尾の構成要素を指示するポインタ情報を設定し、前記第2の 記憶領域に記憶された前記第1、第2のポインタ情報に従って前記第1、第2の 待ち行列を制御する制御回路と

を具備することを特徴とする待ち行列制御装置。

【請求項2】 前記制御回路は、前記第1の待ち行列が存在しないとき、前 記第2の記憶領域に前記第2の待ち行列の先頭の構成要素を指示するポインタ情 報を前記第1のポインタ情報として設定し、前記第1の記憶領域の前記第2の待 ち行列の末尾の構成要素に、前記第1の待ち行列が存在しないことを示すポイン タ情報を設定することを特徴とする請求項1記載の待ち行列制御装置。

【請求項3】 前記制御回路は、前記第2の待ち行列が存在しないとき、前 記第2の記憶領域に前記第1の待ち行列の末尾の構成要素を指示するポインタ情 報を前記第2のポインタ情報として設定し、前記第1の記憶領域の前記第1の待 ち行列の末尾の構成要素に、前記第2の待ち行列が存在しないことを示すポイン タ情報を設定することを特徴とする請求項1記載の待ち行列制御装置。

【請求項4】 前記第2の記憶領域は、先頭の構成要素を指示する第1ポイ ンタ情報と末尾の構成要素を指示する第2のポインタ情報を複数個記憶すること を特徴とする請求項1乃至3記載の待ち行列制御装置。

1

【請求項5】 任意の数の構成要素により構成され、前記各構成要素が次の構成要素を指示するポインタ情報を有することにより構成される第1の待ち行列と、任意の数の構成要素により構成され、前記各構成要素が次の構成要素を指示するポインタ情報を有することにより構成される第2の待ち行列とを有し、

前記第1の待ち行列の末尾の構成要素に前記第2の待ち行列の先頭の構成要素 を指示するポインタ情報を設定し、

前記第2の待ち行列の末尾の構成要素に前記第1の待ち行列の末尾の構成要素 を指示するポインタ情報を設定し、

前記第1の待ち行列の先頭の構成要素を指示する第1のポインタ情報、及び前 記第2の待ち行列の末尾の要素を指示する第2のポインタ情報に基づいて、前記 第1、第2の待ち行列を処理することを特徴とする待ち行列制御方法。

【請求項6】 前記第1の待ち行列が存在しないとき、前記第2の待ち行列の先頭の構成要素を指示するポインタ情報を前記第1のポインタ情報として設定し、前記第2の待ち行列の末尾の構成要素に、前記第1の待ち行列が存在しないことを示すポインタ情報を設定することを特徴とする請求項5記載の待ち行列制御方法。

【請求項7】 前記第2の待ち行列が存在しないとき、前記第1の待ち行列の末尾の構成要素を指示するポインタ情報を前記第2のポインタ情報として設定し、前記第1の待ち行列の末尾の構成要素に、前記第2の待ち行列が存在しないことを示すポインタ情報を設定することを特徴とする請求項5記載の待ち行列制御方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、例えばATM (Asynchronous Transfer Mode) 通信やコンピュータ 等の分野に適用される待ち行列制御装置及び制御方法に関する。

[0002]

【従来の技術】

図6は、従来の待ち行列管理方法を示している。この待ち行列管理方法は、 n

個のアドレスを有するポインタテーブル101と、このポインタテーブル101内の待ち行列の先頭アドレス及び末尾アドレスを記憶する記憶領域102を有している。n個の構成要素に対して待ち行列を構成する場合、ポインタテーブル101の各構成要素に対してアドレスA0からAnが割り振られる。ポインタテーブル101の各アドレスには、待ち行列を構成する際の次の構成要素を指すポインタ情報が格納される。また、記憶領域102には、ポインタテーブル101内の待ち行列の先頭の構成要素を指し示す先頭アドレスと末尾の構成要素を指し示す末尾アドレスが記憶され、これらによりこの待ち行列が管理される。

[0003]

例えば、図6に示す例の場合、記憶領域102の先頭アドレスにはA0が格納され、末尾アドレスにはA7が格納されている。先頭アドレスが指すポインタテーブル101のアドレスA0には、次の構成要素のアドレスを指し示すポインタ情報A2としてが格納されている。さらに、ポインタテーブル101のアドレスA2には次の構成要素のアドレスを指し示すポインタ情報としてA8が格納され、ポインタテーブル101のアドレスA8には末尾アドレスを指し示すポインタ情報A7が格納されている。ポインタテーブル101のアドレスA7は、末尾アドレスなので、新たなポインタ情報を持たず、行列の末尾を示す0が格納されている。このようにして、アドレスA0→A2→A8→A7で構成される1つの待ち行列が構成される。

[0004]

この待ち行列は、アドレスA0から順番にアクセスされ、アドレスA0に対応する処理を終えると、A0は、この待ち行列から削除され、先頭アドレスがAOからA2に更新される。また、新たな構成要素がこの待ち行列に追加される場合には、次の2種類の方法がある。FIFO(First In First Out)の待ち行列に構成要素Aiが追加される場合には、末尾アドレスであるA7にAiを指し示すポインタ情報がA7に格納され、また、末尾アドレスがA7からAiに更新される。LIFO(Last In First Out)の待ち行列に構成要素Aiが追加される場合には、先頭アドレスであるA0を指し示すポインタ情報がAiに格納され、また、末尾アドレスがA0からAiに更新される。

[0005]

図7は、2種類の待ち行列を管理するための待ち行列管理方法を示している。 この場合、第1の待ち行列は、先頭アドレス1及び末尾アドレス1により管理され、第2の待ち行列は、先頭アドレス2及び末尾アドレス2により管理される。 したがって、第1、第2の待ち行列を管理するために、2つの記憶領域111、 112が必要となる。

[0006]

【発明が解決しようとする課題】

ここで、例えばn本の通信回線を有する通信制御装置において待ち行列を管理する場合について考える。例えばATM通信では、1つの回線上に複数のATMセルが送信される。各ATMセルは宛て先を示すヘッダ情報を有している。また、ATM通信は、通信チャネルの帯域容量を時間的に可変可能とされ、各ATMセルの前記ヘッダ情報には仮想回線(Virtual Channel)や仮想パス(Virtual Path)等の識別子が設定されている。このATMセルの仮想回線は例えば待ち行列により管理される。

[0007]

図8は、この待ち行列管理方法を示している。図8において、記憶領域121には時刻テーブルが設けられている。この時刻テーブルは、T0からTmのm個の時刻エントリを有している。各回線は、m個の時刻エントリのうちT0からTmの順にサービスされる。各時刻エントリT0~Tmには、各時刻でサービスできる仮想回線の待ち行列の先頭アドレスと末尾アドレスが格納されている。例えば時刻エントリT0において、先頭アドレスにはAh1-0(=A0)が格納され、末尾アドレスにはAt1-0(=A2)が格納されている。また、時刻エントリT1において、先頭アドレスにはAh1-1(=A3)が格納され、末尾アドレスにはAt1-1(=A3)が格納され、末尾アドレスにはAt1-1(=A3)が格納されている。

[0008]

一方、ポインタテーブル122には、前記各時刻エントリにおける先頭アドレス及び末尾アドレスに対応して次の構成要素を示すポインタや末尾を示す情報が 格納されている。

[0009]

各回線は、時刻テーブルの時刻エントリT0から順番にサービスの機会が与えられ、時刻エントリTmのサービスの後、時刻エントリT0へと戻る。ある時刻エントリに登録された仮想回線がサービスされると、その仮想回線は、別の時刻エントリ上に登録される。仮に、その時刻エントリに別の仮想回線が登録されている場合、この仮想回線は、この時刻エントリにおいて、待ち行列を構成することになる。

[0010]

次に、このような通信制御装置において、優先度の異なる2種類の仮想回線を 制御する場合について考える。図8に示すように、各時刻エントリT0~Tmに おいて、一組の待ち行列しか存在しない場合、FIFOもしくはLIFOによる 制御しかできない。このため、この待ち行列では、それぞれの優先度に基づいて 、これら2種類の仮想回線を独立して制御することができないと言う問題がある

[0011]

そこで、図9に示すように、各時刻エントリT0~Tmに関して、2組の先頭アドレスと末尾アドレスを持つ待ち行列の制御方法が必要となる。この方法は、図7に示す方法に基づいている。図9に示す例の場合、各時刻エントリT0~Tmに対して第1の待ち行列と第2の待ち行列を有している。このため、これら第1、第2の待ち行列により、ポインタテーブル122に示すように、優先度の異なる2種類の仮想回線を制御することが可能である。すなわち、例えば時刻エントリT0において、先ず、先頭アドレスAh1-0(=A0)、末尾アドレス先頭アドレスAt1-0(=A2)により指示される第1の待ち行列が処理され、続いて、先頭アドレスAh2-0(=A1)、末尾アドレス先頭アドレスAt2-0(=A5)により指示される第2の待ち行列が処理される。

[0012]

しかし、図9に示すように、第1の待ち行列、第2の待ち行列からなる2種類の待ち行列をm個の時刻エントリT0~Tmで管理する場合、4×m個の先頭アドレスと末尾アドレスを格納する記憶領域123が必要となる。したがって、大

きな記憶容量を有する記憶領域123を必要とするという問題がある。

[0013]

本発明は、上記課題を解決するためになされたものであり、その目的とするところは複数の待ち行列を1つの待ち行列として制御することにより、記憶容量の増大を防止可能な待ち行列制御装置とその制御方法を提供しようとするものである。

[0014]

【課題を解決するための手段】

本発明の待ち行列制御装置は、上記課題を解決するため、任意の数の構成要素を有し、前記各構成要素が次の構成要素を指示するポインタ情報を有することにより構成される第1の待ち行列と、任意の数の構成要素を有し、前記各構成要素が次の構成要素を指示するポインタ情報を有することにより構成される第2の待ち行列とを記憶する第1の記憶領域と、前記第1の待ち行列の先頭の構成要素を指示するポインタ情報が第1のポインタ情報として記憶され、前記第2の待ち行列の末尾の構成要素を指示するポインタ情報が第2のポインタ情報として記憶される第2の記憶領域と、前記第1の待ち行列の末尾の構成要素に前記第2の待ち行列の先頭の構成要素を指示するポインタ情報を設定し、前記第2の待ち行列の末尾の構成要素に前記第1の待ち行列の末尾の構成要素を指示するポインタ情報を設定し、前記第2の行ち行列の末尾の構成要素を指示するポインタ情報を設定し、前記第2の記憶領域に記憶された前記第1、第2のポインタ情報に従って前記第1、第2の待ち行列を制御する制御回路とを有している。

[0015]

前記制御回路は、前記第1の待ち行列が存在しないとき、前記第2の記憶領域 に前記第2の待ち行列の先頭の構成要素を指示するポインタ情報を前記第1のポ インタ情報として設定し、前記第1の記憶領域の前記第2の待ち行列の末尾の構 成要素に、前記第1の待ち行列が存在しないことを示すポインタ情報を設定する

[0016]

前記制御回路は、前記第2の待ち行列が存在しないとき、前記第2の記憶領域 に前記第1の待ち行列の末尾の構成要素を指示するポインタ情報を前記第2のポ インタ情報として設定し、前記第1の記憶領域の前記第1の待ち行列の末尾の構成要素に、前記第2の待ち行列が存在しないことを示すポインタ情報を設定する

[0017]

前記第2の記憶領域は、先頭の構成要素を指示する第1ポインタ情報と末尾の 構成要素を指示する第2のポインタ情報を複数個記憶する。

[0018]

また、本発明の待ち行列制御方法は、任意の数の構成要素により構成され、前記各構成要素が次の構成要素を指示するポインタ情報を有することにより構成される第1の待ち行列と、任意の数の構成要素により構成され、前記各構成要素が次の構成要素を指示するポインタ情報を有することにより構成される第2の待ち行列とを有し、前記第1の待ち行列の末尾の構成要素に前記第2の待ち行列の朱瓦の構成要素を指示するポインタ情報を設定し、前記第2の待ち行列の末尾の構成要素に前記第1の待ち行列の末尾の構成要素を指示するポインタ情報を設定し、前記第1の待ち行列の先頭の構成要素を指示する第1のポインタ情報を設定し、前記第1の待ち行列の先頭の構成要素を指示する第1のポインタ情報、及び前記第2の待ち行列の末尾の構成要素を指示する第2のポインタ情報に基づいて、前記第1、第2の待ち行列を処理する。

[0019]

前記第1の待ち行列が存在しないとき、前記第2の待ち行列の先頭の構成要素を指示するポインタ情報を前記第1のポインタ情報として設定し、前記第2の待ち行列の末尾の構成要素に、前記第1の待ち行列が存在しないことを示すポインタ情報を設定する。

[0020]

前記第2の待ち行列が存在しないとき、前記第1の待ち行列の末尾の構成要素を指示するポインタ情報を前記第2のポインタ情報として設定し、前記第1の待ち行列の末尾の構成要素に、前記第2の待ち行列が存在しないことを示すポインタ情報を設定する。

-[0021]

【発明の実施の形態】

以下、本発明の実施の形態について図面を参照して説明する。

[0022]

図1は、本発明の待ち行列の構成を示す図である。図1において、ポインタテーブル11には、第1、第2の待ち行列を構成する構成要素が格納されている。すなわち、アドレスA0、A2、A7、A8に第1の待ち行列の構成要素が格納され、アドレスA3、A4、A6に第2の待ち行列の構成要素が格納されている。各アドレスには次の構成要素のアドレスを示すポインタ情報が記憶されている。すなわち、第1の待ち行列は、A0→A2→A8→A7で構成され、第2の待ち行列は、A6→A4→A3で構成されている。この場合、前記第1の待ち行列の末尾のアドレスA7には第2の待ち行列の先頭アドレスA6がポインタ情報として記憶され、第2の待ち行列の末尾のアドレスA3には第1の待ち行列の末尾アドレスA7がポインタ情報として記憶される。

[0023]

また、記憶領域12には先頭アドレス及び末尾アドレスが記憶される。このうち、先頭アドレスには第1の待ち行列の先頭アドレスであるA0のポインタ情報が記憶され、末尾アドレスには、第2の待ち行列の末尾アドレスであるA3のポインタ情報が記憶されている。

[0024]

このような構成とすることにより、第1、第2の待ち行列を1つの待ち行列として構成できる。しかも、記憶領域12に記憶された1組の先頭アドレスと末尾アドレスのみで、第1、第2の待ち行列の処理が可能となる。すなわち、記憶領域12に記憶された先頭アドレスに従って、第1の待ち行列を処理した後、第2の待ち行列を自動的に処理できる。

[0025]

また、第1の待ち行列と第2の待ち行列を分離したい場合、記憶領域12の末 尾アドレスA3で示されるポインタテーブル11のアドレスA3に格納されてい るポインタ情報A7を読み出し、このポインタ情報A7で指定されるアドレスA 7に記憶されたポインタ情報A6を取り出す。これにより、第1の待ち行列の末 尾と第2の待ち行列の先頭を判別することができる。したがって、先頭アドレス $AO \rightarrow A2 \rightarrow A8 \rightarrow A7$ までの第1の待ち行列と、前記取り出したポインタ情報 A6から末尾アドレスA3までの $A6 \rightarrow A4 \rightarrow A3$ で構成される第2の待ち行列 とを分離することができる。このように、第1、第2の待ち行列に分離されると、第1、第2の待ち行列それぞれに対して、FIFOやLIFO処理を実施することができる。さらに、上記分離した第1、第2の待ち行列を1つの待ち行列に再接続する場合は、本発明の方式による再接続を実行すればよい。

[0026]

また、図2に示すように、例えば第1の待ち行列しか存在しない場合、記憶領域12の先頭アドレスには第1の待ち行列の先頭アドレスを示すA0がポインタ情報として記憶され、末尾アドレスには第1の待ち行列の末尾アドレスを示すA7がポインタ情報として記憶される。また、ポインタテーブル11内の末尾アドレスを示すA7には、第1の待ち行列のみであることを示すポインタ情報、例えば"0"が設定される。

[0027]

一方、図3に示すように、第2の待ち行列しか存在しない場合、記憶領域12の先頭アドレスには第2の待ち行列の先頭アドレスを示すA6がポインタ情報として記憶され、末尾アドレスには第2の待ち行列の末尾アドレスを示すA3がポインタ情報として記憶される。また、ポインタテーブル11内の末尾アドレスを示すA3には、第2の待ち行列のみであることを示す値、例えば末尾アドレスA3のポインタ情報 "A3" が設定される。

[0028]

このような構成とすることにより、1組の先頭アドレスと末尾アドレスにより、2つの待ち行列を管理することができる。

[0029]

図4は、本発明を適用して、例えばn本の通信回線を有する通信制御装置において、異なる2種類の優先度をもった仮想回線の待ち行列を管理する場合について示している。

[0030]

図4において、21はポインタテーブルであり、22は記憶領域である。記憶

領域22には時刻テーブル22aが設けられている。この時刻テーブル22aは、T0からTmのm個の時刻エントリを有している。各回線は、m個の時刻エントリのうちT0からTmの順にサービスされる。各時刻エントリT0~Tmには、各時刻でサービスできる仮想回線の待ち行列の先頭アドレスと末尾アドレスが格納されている。

[0031]

例えば時刻エントリT0において、先頭アドレスには第1の優先度を有する第 1の待ち行列(A0 $\rightarrow A$ 2)の先頭アドレスを示すポインタ情報 A h1-0(= A0)が格納され、末尾アドレスには第1の優先度より低い第2の優先度を有する第2の待ち行列(A1 $\rightarrow A$ 5)の末尾アドレスを示すポインタ情報 A t1-0(= A5)が格納されている。また、ポインタテーブル21のアドレス A5には、第1の優先度を有する待ち行列の末尾アドレスを示すポインタ情報 A2が記憶されている。

[0032]

さらに、時刻エントリT1において、先頭アドレスには第1の待ち行列(A3 \rightarrow A8)の先頭アドレスを示すポインタ情報Ah1-1(=A3)が格納され、 末尾アドレスには第2の待ち行列(A7 \rightarrow A3)の末尾アドレスを示すポインタ情報Ah1-1(=A8)が格納されている。また、ポインタテーブル21のアドレスA3には、第1の待ち行列の末尾アドレスを示すポインタ情報A8が記憶されている。

[0033]

上記のように、記憶領域22の時刻テーブル22a及びポインタテーブル21を構成することにより、異なる2種類の優先度をもった仮想回線の待ち行列を管理する場合において、従来、m個の時刻エントリに対して4×M組の先頭アドレスと末尾アドレスが必要であったが、本実施例の場合、m個の時刻エントリに対して2×M組の先頭アドレスと末尾アドレスで構成することができる。したがって、本実施例の場合、1つの待ち行列を制御するために使用する先頭アドレスと末尾アドレスのみで、2つの待ち行列を制御することができるため、記憶領域22の容量を、図9に示す場合の1/2に削減することができる。

[0034]

また、上記とは逆に、第1の待ち行列で優先度の低い通信回線の待ち行列を構成し、第2の待ち行列で優先度の高い通信回線の待ち行列を構成し、これらを上述したように連結して1つの待ち行列とした状態において、m組の時刻エントリに登録された先頭アドレスと末尾アドレスに基づいて、上述した方法により、第1の待ち行列と第2の待ち行列に分離することにより、優先度の高い第1の待ち行列に登録された通信回線からのサービスが可能となる。

[0035]

図5は、本発明に適用される待ち行列制御装置の一実施例を示している。図5において、第1のメモリ31は、例えばRAM(ランダム・アクセス・メモリ)により構成されている。この第1のメモリ31は、例えば図4に示す記憶領域22に相当し、時刻テーブル22aが記憶される。また、第2のメモリ32は例えばRAMにより構成され、この第2のメモリ32には、例えば図4に示す前記ポインタテーブル21が記憶される。制御回路33は、例えばマイクロプロセッサにより構成されている。この制御回路33は、前記時刻テーブル22a、及びポインターテーブル21内の第1、第2の待ち行列に対して、図1乃至図3に示す処理を行う。

[0036]

すなわち、ポインターテーブル21内の第1の待ち行列の末尾の構成要素に第2の待ち行列の先頭の構成要素を指示するポインタ情報を設定し、第2の待ち行列の末尾の構成要素に第1の待ち行列の末尾の構成要素を指示するポインタ情報を設定する。さらに、時刻テーブル22aに第1の待ち行列の先頭の構成要素を指示するアドレスを先頭アドレスとして記憶させ、第2の待ち行列の末尾の構成要素を指示するアドレスを末尾アドレスとして記憶させる。

[0037]

また、第1の待ち行列が存在しないとき、第2の待ち行列の先頭の構成要素を 指示するアドレスを先頭アドレスとして時刻テーブル22aに記憶させ、ポイン タテーブル21に第2の待ち行列の末尾の構成要素に、第1の待ち行列が存在し ないことを示すポインタ情報を設定する。

[0038]

さらに、第2の待ち行列が存在しないとき、第1の待ち行列の末尾の構成要素を指示するアドレスを末尾アドレスとして時刻テーブル22aに記憶させ、ポインタテーブル21に第1の待ち行列の末尾の構成要素に、第2の待ち行列が存在しないことを示すポインタ情報を設定する。

[0039]

また、制御回路33は、第1のメモリ31に記憶されている時刻テーブル22 aを順次アクセスし、各時刻エントリに記憶された先頭アドレス、及び末尾アド レスに従って第2のメモリ32に記憶されたポインタテーブル21の待ち行列を アクセスし、例えば仮想回線の番号を出力する。この仮想回線の番号はポインタ テーブル22の各構成要素に対応して、例えば第2のメモリ32に記憶されてい る。この制御回路13から出力される仮想回線の番号は、送信制御回路34に供 給され、この送信制御回路34は仮想回線の番号に対応する仮想回線を出力する

[0040]

上記第1のメモリ31、制御回路33及び送信制御回路34は、例えば1つの 半導体チップ35に設けられ、第2のメモリ32は別の半導体チップに設けらて いる。しかし、第2のメモリ32を半導体チップ35内に一体的に設けることも 可能である。

[0041]

上記実施例によれば、1組の先頭アドレスのポインタ情報と末尾アドレスのポインタ情報により、2組の待ち行列をそれぞれの優先度に応じて制御することができる。このため、複数の先頭アドレスのポインタ情報と末尾アドレスのポインタ情報を用いて待ち行列を制御する場合に比べて、先頭アドレスと末尾アドレスを記憶する記憶領域の増大を防止できる。

[0042]

さらに、1組の先頭アドレスのポインタ情報と末尾アドレスのポインタ情報により、2組の待ち行列をそれぞれの優先度に応じて制御することができる。

[0043]

また、記憶領域内の先頭アドレスと末尾アドレスは、1組とされた第1、第2 の待ち行列、あるいは分離された第1、又は第2の待ち行列の一方の待ち行列が 処理中に存在しなくなっても、他方の待ち行列を制御することが可能である。

[0044]

尚、本発明は上記実施例に限定されるものではなく、発明の要旨を変えない範囲で種々変形実施可能なことは勿論である。

[0045]

【発明の効果】

以上、詳述したように本発明によれば、複数の待ち行列を1つの待ち行列として制御することにより、記憶容量の増大を防止可能な待ち行列制御装置とその制御方法を提供できる。

【図面の簡単な説明】

【図1】

本発明の一実施例を示すものであり、待ち行列制御方法を示す図。

【図2】

本発明で第2の待ち行列が存在しないときの待ち行列制御方法を示す図。

【図3】

本発明で第1の待ち行列が存在しないときの待ち行列制御方法を示す図。

【図4】

本発明の2組の待ち行列を複数の時刻エントリで制御する方法を示す図。

【図5】

本発明の待ち行列制御装置の一実施例を示す構成図。

【図6】

従来の基本的な待ち行列制御方法を示す図。

【図7】

従来の基本的な2組の待ち行列制御方法を示す図。

【図8】

従来の1組の待ち行列を複数の時刻エントリで制御する方法を示す図。

【図9】

特平11-273219

従来の2組の待ち行列を複数の時刻エントリで制御する方法を示す図。


【符号の説明】

- 11、21…ポインタテーブル、
- 12、22…記憶領域、
- 31、32…第1、第2のメモリ、
- 33…制御回路、
- 34…送信制御回路。


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】




【図7】




【図8】

121 T0 T1 T2 T3 T4 T5 T6	先頭 アドレス Ah1_0(=A0)	末尾 アドレス At1_0(=A2) At1_0(=A3) At1_2 At1_3 At1_4 At1_5 At1_6 At1_7	122 ポインタテーブル Ah1_0 — A0 // A2 //
Tm	Ah1m	At1_m	An Ap

【図9】





【書類名】

要約書

【要約】

【課題】複数の待ち行列を制御する場合、先頭アドレス及び末尾アドレスを記憶 するための記憶容量が増大していた。

【解決手段】ポインタテーブル11の第1の待ち行列の末尾のアドレスA7には第2の待ち行列の先頭アドレスA6がポインタ情報として記憶され、第2の待ち行列の末尾のアドレスA3には第1の待ち行列の末尾アドレスA7がポインタ情報として記憶されている。記憶領域12の先頭アドレスには第1の待ち行列の先頭アドレスであるA0のポインタ情報が記憶され、末尾アドレスには第2の待ち行列の末尾アドレスであるA3のポインタ情報が記憶されている。

【選択図】 図1

特平11-273219

出願人履歴情報

識別番号

[000003078]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住 所

神奈川県川崎市幸区堀川町72番地

氏 名

株式会社東芝